CPU क्या है? (भाग 2) – आंतरिक संरचना, आर्किटेक्चर और कार्यप्रणाली
CPU के बेसिक परिचय के बाद, इसका दूसरा भाग इसकी गहरी तकनीकी संरचना (Architecture), आंतरिक घटकों और यह किस तरह डेटा को प्रोसेस करता है, उस पर केंद्रित है।
CPU का ब्लॉक डायग्राम और आंतरिक संरचना (Internal Architecture)
जब डेटा इनपुट यूनिट से कंप्यूटर में प्रवेश करता है, तो CPU के आंतरिक घटक एक सुव्यवस्थित क्रम में काम करते हैं:
1. कंट्रोल यूनिट (Control Unit – CU)
यह प्रोसेसर का प्रबंधन केंद्र है। यह स्वयं डेटा प्रोसेस नहीं करता, बल्कि निम्नलिखित कार्य करता है:
- Timing & Control Signals: क्लॉक पल्स के आधार पर सिस्टम के सभी ऑपरेशन्स को समयबद्ध करता है।
- Instruction Decoder: मेमोरी से आए बाइनरी कोड्स को समझकर संबंधित हार्डवेयर को एक्टिवेट करता है।
2. अंकगणितीय एवं तार्किक इकाई (Arithmetic Logic Unit – ALU)
ALU में दो अलग-अलग सेक्शन होते हैं:
- AU (Arithmetic Unit): यह प्राथमिक गणितीय गणनाएं—जोड़ ($+$), घटाव ($-$), गुणा ($\times$), और भाग ($\div$) पूरा करता है।
- LU (Logic Unit): यह डेटा की तुलना, बिटवाइज़ ऑपरेशन्स (AND, OR, NOT, XOR), और कंडीशन चेकिंग करता है।
3. रजिस्टर्स (Internal Registers)
रजिस्टर CPU के भीतर स्थित सबसे तेज मेमोरी सेल होते हैं। इनमें प्रमुख हैं:
- PC (Program Counter): अगले एग्जीक्यूट होने वाले निर्देश का मेमोरी एड्रेस रखता है।
- IR (Instruction Register): वर्तमान में प्रोसेस हो रहे निर्देश को होल्ड करता है।
- MAR (Memory Address Register): उस मेमोरी लोकेशन का एड्रेस रखता है जहाँ से डेटा पढ़ना या लिखना है।
- MBR / MDR (Memory Buffer/Data Register): मेमोरी से पढ़े गए या लिखे जाने वाले वास्तविक डेटा को रखता है।
- Accumulator (AC): ALU द्वारा किए गए तात्कालिक गणना परिणामों को स्टोर करता है।
सिस्टम बसेस (System Buses) – डेटा का हाईवे
CPU, मेमोरी और इनपुट/आउटपुट डिवाइसेज के बीच संचार तारों के समूहों से होता है, जिन्हें बसों (Buses) कहा जाता है:
| बस का नाम | दिशा (Direction) | कार्य |
| डेटा बस (Data Bus) | द्विदिशीय (Bidirectional) | CPU, मेमोरी और I/O डिवाइसेज के बीच वास्तविक डेटा का आदान-प्रदान करती है। |
| एड्रेस बस (Address Bus) | एकदिशीय (Unidirectional) | मेमोरी लोकेशन का पता (Address) CPU से अन्य घटकों तक ले जाती है। |
| कंट्रोल बस (Control Bus) | मिश्रित / नियंत्रण | Read, Write, Interrupt और Clock जैसे कंट्रोल सिग्नल्स भेजती है। |
32-बिट बनाम 64-बिट प्रोसेसर (32-Bit vs 64-Bit Architecture)
बिट साइज यह निर्धारित करता है कि प्रोसेसर एक साइकिल में कितने डेटा को प्रोसेस कर सकता है और कितनी मेमोरी को सीधे एड्रेस कर सकता है:
- 32-Bit (x86): यह अधिकतम 2^{32}(2 ki power 32) बाइट्स यानी केवल 4 GB RAM को सपोर्ट कर सकता है। पुराने सॉफ्टवेयर और बेसिक कार्यों के लिए प्रयुक्त।
- 64-Bit (x64): यह सैद्धांतिक रूप से 2^{64}(2 ki power 64) बाइट्स (16 एक्साबाइट) तक मेमोरी सपोर्ट कर सकता है। यह भारी मल्टीटास्किंग, आधुनिक ओएस और हाई-एंड सॉफ्टवेयर चलाने में सक्षम है।
कैश मेमोरी के स्तर (Levels of Cache Memory)
कैश मेमोरी CPU कोर और मुख्य RAM के बीच की गति के अंतर (Speed Gap) को भरने का काम करती है:
- L1 Cache: सबसे छोटी (सामान्यतः 32 KB – 128 KB प्रति कोर) लेकिन सबसे तेज, जो सीधे कोर के अंदर बनी होती है।
- L2 Cache: L1 से थोड़ी बड़ी (512 KB – 2 MB प्रति कोर) और बेहद तीव्र।
- L3 Cache: सभी कोर्स द्वारा साझा (Shared) की जाने वाली बड़ी कैश (8 MB – 64 MB+), जो सिस्टम परफॉर्मेंस को स्थिर रखती है।
आधुनिक CPU तकनीकें: हाइपर-थ्रेडिंग और मल्टी-थ्रेडिंग
- Physical Core: सिलिकॉन डाई पर बना वास्तविक हार्डवेयर प्रोसेसर।
- Logical Core (Thread): इंटेल की Hyper-Threading या AMD की SMT (Simultaneous Multithreading) तकनीक एक फिजिकल कोर को ऑपरेटिंग सिस्टम के सामने दो वर्चुअल कोर के रूप में प्रस्तुत करती है, जिससे खाली पड़े क्लॉक साइकिल्स का पूरा इस्तेमाल होता है।
